Premier projet avec Xilinx ISE
- Détails
- Catégorie : Xilinx ISE
Installation de Xilinx ISE
Pour une meilleure compatibilité avec les exemples donnés sur le site et l'utilisation des cartes de développement Coolrunner II et Basys 2 de Digilent, il est préférable d'installer le package complet de la version Xilinx ISE 14.7. A noter que ce lien concerne la version Windows et qu'il existe également une version Linux.
L'installation sous Windows 10 nécessite de suivre la note d'application Xilinx AR# 62380 car ISE n'est plus supporté depuis 2013 et n'est normalement pas compatible avec Windows 10.
Création d'un projet
Cette première leçon présentée en vidéo montre comment créer un projet avec Xilinx ISE. Le CPLD ciblé est le Coolrunner II XC2S256-4TQ144 de la carte Coolrunner 2 de Digilent.
Description en langage VHDL
Pour ce premier exemple, on procède à une description d'un module simple en langage VHDL. Ce premier exemple s'appuie sur la réalisation d'une porte ET à 2 entrées.
Ecriture d'un banc de test en langage VHDL
La vidéo suivante propose de découvrir comment créer le fichier de base d'un banc de tests en VHDL (testbench). L'écriture du test à proprement parlé est explicitée ensuite.
Simulation avec l'outil intégré
On utilise l'outil de simulation intégré à Xilinx ISE.
Intégration d'un module dans un schéma hiérarchique
Pour résoudre un prolème complexe, il est judicieux d'identifier les tâches élémentaires du projet et d'établir les liens entre ces différentes tâches. On aboutit alors à un schéma hiérarchique qui peut être représenté dans ISE. Chaque module du schéma correspond alors à une tâche élémentaire décrite en langage VHDL.
La robustesse de cette approche repose en premier sur les tests unitaires menés pour valider chacun des modules fonctionnels. Quand chaque module est validé, on peut alors tester l'intégration de tous les éléments dans le schéma hiérarchique.
Test du schéma hiérarchique
La validation globale utilise également un testbench obéissant exactement aux mêmes critères déjà vus pour les validations individuelles.
Exercice
- Créer un nouveau projet dans votre dossier de travail pour le VHDL, sous-dossier porte_ou.
- Reprendre toutes les étapes vues dans cet article jusqu'à la simulation d'une porte OU à 2 entrées afin de valider votre compréhension de cette leçon.