DS Quartus 1

Sommaire[Masquer]

1. Présentation du sujet

On réalise un système comptant de 10 à 15 et affichant une lettre, de A à F, pour chacun de ces nombres.

1.1. Première partie : système combinatoire

Il s'agit de réaliser un décodeur 7 segments restreint aux lettres hexadécimales en langage VHDL.

Lettres

L'entrée se réalise sur 4 bits. On note \(Entree_{0}\) le bit de poids faible et \(Entree_{3}\) le bit de poids fort. On aura 7 sorties (A, B, C, D, E, F, G) pour l'ensemble des segments.

  1. En utilisant le programme Python habituel, créer le module decodeur_lettres.vhd et son test associé test_decodeur_lettres.vhd dans un dossier à votre nom placé sur le bureau.
  2. Créer un projet sous Quartus pour cibler le FPGA de la DE1 (nom du projet : votre nom) en y intégrant les fichiers créés précédemment.
  3. Avec l'approche de votre choix, écrire le programme VHDL permettant de réaliser le décodeur souhaité.
  4. Ecrire un fichier de test du décodeur (vous pouvez utiliser le programme pour générer les fichiers de test).

1.2. Seconde partie : système séquentiel

  1. Il s'agit maintenant, dans le même projet, de réaliser un compteur comptant de 10 à 15 (valeur initiale 10).
  2. Utiliser le programme Python pour créer les fichiers compteur.vhd et test_compteur.vhd
  3. Ecrire le programme d'un tel compteur avec Reset asynchrone prioritaire.
  4. Ecrire le programme de test pour présenter des tests pertinents.

1.3. Dernière partie : schéma de l'ensemble

  1. Réaliser le schéma de l'ensemble en ajoutant un nouveau fichier au projet (type Schematic/Bloc diagram).
  2. Ecrire un programme de test pour montrer le fonctionnement de l'ensemble.

 

Ajouter un Commentaire


Code de sécurité
Rafraîchir